This Page Is Inserted by IFW Operations and is not a part of the Official Record

BEST AVAILABLE IMAGES

Defective images within this document are accurate representations of the original documents submitted by the applicant.

Defects in the images may include (but are not limited to):

- BLACK BORDERS
- TEXT CUT OFF AT TOP, BOTTOM OR SIDES
- FADED TEXT
- ILLEGIBLE TEXT
- SKEWED/SLANTED IMAGES
- COLORED PHOTOS
- BLACK OR VERY BLACK AND WHITE DARK PHOTOS
- GRAY SCALE DOCUMENTS

IMAGES ARE BEST AVAILABLE COPY.

As rescanning documents will not correct images, please do not report the images to the Image Problem Mailbox.

EUROPEAN PATENT OFFICE

Patent Abstracts of Japan

PUBLICATION NUMBER

10254383

PUBLICATION DATE

25-09-98

APPLICATION DATE

07-03-97

APPLICATION NUMBER

09053243

APPLICANT:

SEMICONDUCTOR ENERGY LAB CO

LTD;

INVENTOR:

ARAI MICHIO;


INT.CL.


G09F 9/30 H01L 29/786 H05B 33/26

TITLE

SEMICONDUCTOR DEVICE AND

ORGANIC EL DISPLAY DEVICE





ABSTRACT :

PROBLEM TO BE SOLVED: To provide a semiconductor device, which is non-corroding and non- deteriorating, and allows a stable electric connection, reduces a specific resistance, and improves processability, by providing a barrier metal laminating titanium nitride and tungsten between an active layer of thin film transistor and an upper layer aluminum wiring connecting thereto.

SOLUTION: A gate oxide film 103 and a gate electrode 104 are formed on a silicon active layer 102 on a substrate 101, and impurities are selectively doped and a source area 105, a channel-forming area 106, and a drain-forming area 107 are formed (A). The gate oxide film is provided with an opening; a tungsten film is formed on whole surface of the substrate; a titanium nitride film is formed thereon successively; and a barrier metal 108 or a lower layer wiring 109 is made by dry-etching-processing the laminated layer of tungsten and titanium nitride. And, an interlayer insulating film 110 is formed thereon, and an upper part of the lower layer wiring 109, etc., is removed and further aluminum is formed to form an upper layer wiring 111 (B).

COPYRIGHT: (C)1998,JPO

(19)日本国特許庁(JP)

(12) 公開特許公報(A)

(11)特許出願公開番号

特開平10-254383

(43)公開日 平成10年(1998) 9月25日

(51) Int.Cl. ⁸		識別記号	FΙ		
G09F	9/30	365	G09F	9/30	365C
H01L	29/786		H05B	33/26	
H 0 5 B	33/26		H01L	29/78	6 1 3 Z

審査請求 未請求 請求項の数8 OL (全 8 頁)


(21)出願番号	特顯平9-53243	(71) 出顧人 000003067
		ティーディーケイ株式会社
(22)出顧日	平成9年(1997)3月7日	東京都中央区日本橋1丁目13番1号
		(71)出顧人 000153878
		株式会社半導体エネルギー研究所
	•	神奈川県厚木市長谷398番地
		(72)発明者 山内 幸夫
		神奈川県厚木市長谷398番地 株式会社
		導体エネルギー研究所内
		(72)発明者 荒井 三千男
		東京都中央区日本橋一丁目13番1号
		ーディーケイ株式会社内
		(74)代理人 弁理士 山谷 晧榮 (外2名)

(54) 【発明の名称】 半導体装置及び有機ELディスプレイ装置

(57)【要約】

【課題】有機ELディスプレイ装置の微細化、高解像度化をはかるための半導体装置を提供すること。

【解決手段】ソース領域105、ドレイン領域107、ゲート電極104を具備する薄膜トランジスタと、これに接続される上層配線との間に、上に窒化チタン薄膜を積層したタングステンよりなるバリアメタル108を設けることを特徴とする。



【特許請求の範囲】

【請求項1】ソース・ドレイン及びゲートを具備する薄膜トランジスタと、これに接続される上層配線との間に、上に窒化チタン薄膜を積層したタングステンよりなるバリアメタルを有することを特徴とする半導体装置。 【請求項2】ソース・ドレイン及びゲートを具備する薄

間が収21ソース・トレイン及びゲートを具備する薄膜トランジスタと、これに接続される上層配線との間に、上に窒化チタン薄膜を積層したタングステンよりなる下層配線を有することを特徴とする半導体装置。

【請求項3】有機EL素子と、これに接続された電流制御用薄膜トランジスタを具備するアクティブマトリックス駆動型の有機ELディスプレイ装置において、前記電流制御用薄膜トランジスタと前記有機EL素子を構成する透明電極との間を、上に窒化チタン薄膜を積層したタングステンよりなる配線により接続することを特徴とする有機ELディスプレイ装置。

【請求項4】ソース・ドレイン及びゲートを具備する薄膜トランジスタと、これに接続された、上に窒化チタン薄膜を積層したタングステンよりなる配線を形成し、下層配線と層間絶縁膜を介して交差する上層アルミニウム配線を設けるとともに、前記下層配線を、上に窒化チタン薄膜を積層したタングステンにより構成し、この下層配線をアルミニウム配線と接続したことを特徴とする半導体装置。

【請求項5】ソース・ドレイン及びゲートを具備する薄膜トランジスタと、これに接続される上層配線との間に、上に窒化チタン薄膜を積層したモリブデンよりなるバリアメタルを有することを特徴とする半導体装置。

【請求項6】ソース・ドレイン及びゲートを具備する薄膜トランジスタと、これに接続される上層配線との間に、上に窒化チタン薄膜を積層したモリブデンよりなる下層配線を有することを特徴とする半導体装置。

【請求項7】有機EL素子と、これに接続された電流制御用薄膜トランジスタを具備するアクティブマトリックス駆動型の有機ELディスプレイ装置において、前記電流制御用薄膜トランジスタと前記有機EL素子を構成する透明電極との間を、上に窒化チタン薄膜を積層したモリブデンよりなる配線により接続することを特徴とする有機ELディスプレイ装置。

【請求項8】ソース・ドレイン及びゲートを具備する薄膜トランジスタと、これに接続された、上に窒化チタン薄膜を積層したモリブデンよりなる配線を形成し、下層配線と層間絶縁膜を介して交差する上層アルミニウム配線を設けるとともに、前記下層配線を、上に窒化チタン薄膜を積層したモリブデンにより構成し、この下層配線をアルミニウム配線と接続したことを特徴とする半導体装置。

【発明の詳細な説明】

[0001]

【発明の属する技術分野】本発明は有機エレクトロルミ

ネセンス(EL)ディスプレイ装置に使用される薄膜トランジスタ回路の如き半導体装置に係り、特に有機ELディスプレイ装置の微細化、高解像度化等の性能向上をはかる半導体装置に関する。

[0002]

【従来の技術】近年において、有機EL素子を用いたディスプレイ装置が開発されている。有機EL素子を多数使用した有機ELディスプレイをアクティブマトリックス回路により駆動する場合、各有機ELのピクセル(画素)には、このピクセルに対して供給する電流を制御するための薄膜トランジスタが一組ずつ接続される。

【0003】従来のアクティブマトリックス型の有機E レディスプレイ装置の回路図の一例を図6に示す (特開 平8-234683号公報)。この有機Eレディスプレ イ装置は、X方向信号線301-1、301-2・・

・、Y方向信号線302-1、302-2・・・、電源(Vdd)線303-1、303-2・・・、スイッチ用薄膜トランジスタ304-1、304-2・・・、電流制御用薄膜トランジスタ305-1、305-2・・・、有機EL素子306-1、306-2・・・、コンデンサ307-1、307-2・・・、X方向周辺駆動回路308、Y方向周辺駆動回路309等により構成される。

【0004】X方向信号線301、Y方向信号線302 により画素が特定され、その画素においてスイッチ用薄膜トランジスタ304がオンにされる。これにより電流制御用薄膜トランジスタ305がオンにされ、電源線303より供給される電流により有機EL素子306に電流が流れ、これが発光される。

【0005】例えば×方向信号線301-1に画像データに応じた信号が出力され、Y方向信号線302-1に Y方向走査信号が出力されると、これにより特定された 画素のスイッチ用薄膜トランジスタ304-1がオンに なり、画像データに応じた信号により電流制御用薄膜トランジスタ305-1が導通されて有機EL素子306-1にこの画像データに応じた電流が流れ、発光される。

【0006】図6から明らかなように、アクティブマトリックス回路を構成する場合、X方向周辺駆動回路308からの配線及びY方向周辺駆動回路309からの配線、電源(Vdd)からの配線が必ず交差するため、これらの配線が短絡しないように配線は層間絶縁膜を介した2層以上の積層構造とする必要がある。

【0007】この際、下層の配線の下面は、薄膜トランジスタのシリコン活性層あるいはゲート電極シリコン層と接続される。また下層配線の上面は上層の電極配線あるいはEL画素の透明電極と接続される。

【0008】従って下層配線の材料には配線として低抵抗であること以外に、シリコンのアルミニウム配線中への拡散を防ぐためのバリアメタルとしての機能、層間絶

緑膜のコンタクトホール開口エッチング時におけるダメージ即ちウエットエッチング時においてはフッ化アンモニウムにエッチングされない対薬品性、ドライエッチング時においては層間絶縁膜との十分な選択比(エッチング速度の比)が必要であること等の条件に耐えるとともに、かつその後の上層配線と電気的に接続が可能な安定性が求められる。

【0009】また層間膜成膜時に係る熱ストレスに対してもヒロックの発生、つまり材料が結晶化して突出部分が形成されないことが要求される。そして他の材料と反応を起こし易い ITO (酸化インジューム・スズ)等の透明電極とも安定に電気的接続ができる必要もある。

【0010】従来の有機ELディスプレイ用の薄膜トランジスタ回路では、これらの機能を有する材料として、50atm%以下の窒素を含有させた窒化チタンを使用していた。

[0011]

【発明が解決しようとする課題】このような有機ELディスプレイにおいて、下層配線の材料に窒化チタンを使用した場合、抵抗が少し大きく、比抵抗で $90\mu\Omega \cdot c$ m、シート抵抗で 5Ω /口以上であり、下層配線として使用した場合、抵抗値を下げるため、膜厚を例えば2500 Å以上に厚くする必要がある。

【0012】一方窒化チタンは、加工が非常に難しく、ドライエッチングで膜厚の厚い窒化チタンを加工した場合、処理時間が長くなって窒化チタン以外の部分に対するダメージが大きい上に、段差側壁に窒化チタン膜が残ってショートが発生し易くなって電気不良を多発した。【0013】またウエットエッチングで加工した場合にはエッチングダメージや段差側壁部の膜残りの問題はなくなるが、現在使用されている仕様以上の微細化・高解像度化は不可能であった。

【0014】このように、窒化チタンでは、現在使用されている仕様以上の有機ELディスプレイの微細化、高解像度化をはかることは不可能であった。従って、本発明の目的は、有機ELディスプレイの一層の微細化、高解像度化をはかることが可能であるのみならず、高信頼性を可能にした配線材料を用いた半導体装置を提供することである。

[0015]

【課題を解決するための手段】このような本発明の目的は、下記の如き構成により達成することができる。

(1)ソース・ドレイン及びゲートを具備する薄膜トランジスタと、これに接続される上層配線との間に、上に 窒化チタン薄膜を積層したタングステンよりなるパリアメタルを有することを特徴とする半導体装置。

【0016】(2)ソース・ドレイン及びゲートを具備する薄膜トランジスタと、これに接続される上層配線との間に、上に窒化チタン薄膜を積層したタングステンよりなる下層配線を有することを特徴とする半導体装置。

【0017】(3)有機EL素子と、これに接続された電流制御用薄膜トランジスタを具備するアクティブマトリックス駆動型の有機ELディスプレイ装置において、前記電流制御用薄膜トランジスタと前記有機EL素子を構成する透明電極との間を、上に窒化チタン薄膜を積層したタングステンよりなる配線により接続することを特徴とする有機ELディスプレイ装置。

【0018】(4)ソース・ドレイン及びゲートを具備する薄膜トランジスタと、これに接続された、上に窒化チタン薄膜を積層したタングステンよりなる配線を形成し、下層配線と層間絶縁膜を介して交差する上層アルミニウム配線を設けるとともに、前記下層配線を、上に窒化チタンを積層したタングステンにより構成し、この下層配線をアルミニウム配線と接続したことを特徴とする半導体装置。

【0019】(5)ソース・ドレイン及びゲートを具備する薄膜トランジスタと、これに接続される上層配線との間に、上に窒化チタン薄膜を積層したモリブデンよりなるバリアメタルを有することを特徴とする半導体装置

【0020】(6)ソース・ドレイン及びゲートを具備する薄膜トランジスタと、これに接続される上層配線との間に、上に窒化チタン薄膜を積層したモリブデンよりなる下層配線を有することを特徴とする半導体装置。

【0021】(7)有機EL素子と、これに接続された電流制御用薄膜トランジスタを具備するアクティブマトリックス駆動型の有機ELディスプレイ装置において、前記電流制御用薄膜トランジスタと前記有機EL素子を構成する透明電極との間を、上に窒化チタン薄膜を積層したモリブデンよりなる配線により接続することを特徴とする有機ELディスプレイ装置。

【0022】(8)ソース・ドレイン及びゲートを具備する薄膜トランジスタと、これに接続された、上に窒化チタン薄膜を積層したモリブデンよりなる配線を形成し、下層配線と層間絶縁膜を介して交差する上層アルミニウム配線を設けるとともに、前記下層配線を、上に窒化チタン薄膜を積層したモリブデンにより構成し、この下層配線をアルミニウム配線と接続したことを特徴とする半導体装置。

【0023】このように薄膜トランジスタの活性層と上層アルミニウム配線との間に窒化チタンとタングステンを積層した膜、あるいは窒化チタンとモリブデンを積層した膜を設けたので、耐熱、耐薬品性の安定した特性の、しかも窒化チタン単層に比較して比抵抗を大幅に減少したものとすることができるので配線を微細化することができる。

【0024】また有機EL素子の透明電極との接続に窒化チタンとタングステンを積層した膜、あるいは窒化チタンとモリブデンを積層した膜を設けたので、エッチング時に電食を起こし易く、酸化作用により接触不良を起

こし易い透明電極との接続を安定して行うことができ る。

【0025】さらに配線交差部の下層に、窒化チタンと タングステンを積層した膜、あるいは窒化チタンとモリ ブデンを積層した膜を設けたので、その後の層間絶縁膜 形成に伴う熱ストレスを受けても、また電流を流して も、アルミニウムのようにヒロックやエレクトロマイグ レーションを発生せず、上部のアルミニウム配線との短 絡や断線の生じることがない。

[0026]

【発明の実施の形態】本発明の第1の実施の形態を図1に基づき説明する。第1の実施の形態では、薄膜トランジスタのバリアメタル部分、配線部分あるいは有機EL部分の透明電極との配線部分にタングステンと窒化チタンを積層した材料を使用した例を示し、図6における電流制御用薄膜トランジスタ305と、有機EL素子306に対する部分を示す。

【0027】図1(A)に示す如く、まず基板101上に通常の固相成長法により多結晶シリコン薄膜を形成し、この多結晶シリコン薄膜を島状に加工してシリコン活性層102を得る。この基板101としては、例えば石英基板を使用することができる。

【0028】次に、このシリコン活性層102の上にSiO2よりなるゲート酸化膜103、Pをドープしたポリシリコンよりなるゲート電極104を形成する。その後シリコン活性層102に不純物を選択的にドープしてソース領域105、チャネル形成領域106及びドレイン領域107が形成される。

【0029】それから図1(B)に示す如く、ゲート絶縁膜103にエッチング処理を施し、ソース領域、ドレイン領域、ゲート領域に開口を設ける。そしてタングステンを100~2000Å例えば1000Åの厚さで基板全面にスパッタリングにより成膜形成し、それに連続して窒化チタンをスパッタリングにより成膜する。この場合、窒素を50atm%以下含有する、例えば40atm%含有する窒化チタンを膜厚50~1000Å、例えば300Åの厚さで、基板全面に成膜した。

【0030】その後、このタングステンと窒化チタンの 積層膜を例えばドライエッチング処理して、ソース領域 105とドレイン領域107とゲート領域106、基板 101上で、バリアメタル108あるいは下層配線10 9として、所望の形状にエッチングした。そしてこの上 に層間絶縁膜110として、例えばPSG(リンシリケートガラス)膜を例えば4000人の厚さで全面に成膜 した。

【0031】そしてこの層間絶縁膜110をエッチング処理して、先の下層配線109上の部分、バリアメタル108上の部分等の層間絶縁膜110を除去し、上層配線用のアルミニウムを5000Åスパッタリングにより成膜する。そしてこのアルミニウム膜をエッチング処理

して、必要な上層配線111が形成される。

【0032】それから図1(C)に示す如く、第2の層 間絶縁膜112として、例えばNSG(ノンシリケート ガラス)を厚さ3000Åの厚さで全面にCVD(ケミ カルベーパーディポシット)により成膜する。そして必 要に応じて先の下層配線上、上層配線アルミニウム上及 びEL画素形成領域の、この第2の層間絶縁膜112を エッチング処理により除去し、電気配線を可能にする。 【0033】その後に、図1(D)に示す如く、透明電 極113用の電極材料、例えば ITOを全面に成膜し、 EL画素領域に、該電流制御用薄膜トランジスタのドレ イン電極からの下層配線109と接続されるようにウエ ットエッチングして透明電極113を形成する。そして 有機EL層114と有機EL素子の上部共通電極115 を、画素領域全面にメタルマスクが設けられた状態で真 空蒸着法により形成する。この上部共通電極115は、 例えば銀を含むマグネシウム膜により構成される。

【0034】その後必要に応じ、信頼性向上のための例えばアルミニウムの保護膜の形成を行い、有機ELディスプレイ装置が構成される。このようにして、バリアメタル、下層配線等を、窒化チタンに比較して、抵抗値の小さなタングステンを含む材料で積層構成して、しかも有機EL素子と共用してもバリアメタルとしてクロムを使用した場合のようなバリアメタルの溶出が生じないような材料で構成することができるので、有機EL装置の微細化、高解像度化をはかることができる。

【0035】本発明の第2の実施の形態を図2にもとづき説明する。第2の実施の形態ではソース領域105、ゲート領域106、ドレイン領域107、ゲート酸化膜103、ゲート電極104により構成される薄膜トランジスタのソース電極、ドレイン電極に、前記第1の実施の形態と同様にタングステンと窒化チタンの積層膜によりバリアメタル108あるいは下層配線109-1を形成する。そして上層アルミニウム配線となるアルミニウム配線111-0、111-1、111-2を形成し、NSGで構成される第2層間絶縁膜112をその上に形成する。なお110はPSGで構成される第1層間絶縁膜である。

【0036】このようにして抵抗値の小さいタングステンと窒化チタンの積層膜により下層配線を、バリアメタルと同時に形成することができるので下層配線をアルミニウムで作る必要がなく、特別に下層配線をアルミニウムで構成する場合に比較して製造コストを抑制することができる。

【0037】本発明の第3の実施の形態を図3にもとづき説明する。第3の実施の形態ではソース領域121、ゲート領域122、ドレイン領域123、ゲート酸化膜124、ゲート電極125を具備する第1薄膜トランジスタのドレイン出力信号を、ソース領域又はドレイン領域131、ゲート酸化膜132、ゲート電極133を具

備する第2薄膜トランジスタのゲート電極に伝達するとき、前記第1の実施の形態と同様にタングステンと窒化チタンの積層膜により形成された下層配線109-1によりこの伝達用の配線を構成したものである。

【0038】図3は、図6に示すスイッチ用薄膜トランジスタ304と電流制御用薄膜トランジスタ305の接続状態を示すものである。このように薄膜トランジスタ間の配線回路を、抵抗値の小さいタングステンと窒化チタンの積層膜により、バリアメタルと同時に形成することができるので、このような薄膜トランジスタ間の配線回路をアルミニウム配線により構成する場合に比較して製造コストを低下することができる。

【0039】本発明の第4の実施の形態を図4にもとづき説明する。第4の実施の形態では、前記の如きそのバリアメタルをタングステンと窒化チタンの積層膜により形成された薄膜トランジスタ(図示省略)を有する半導体装置において、下層配線141を、このタングステンと窒化チタンの積層膜により構成するものである。図4において、101は基板、110はPSGにより構成される第1層間絶縁膜、142はNSGで構成される第2層間絶縁膜、142、143、144はそれぞれ上層アルミニウム配線である。

【0040】このように上層配線部分と交差する下層配線を、バリアメタルと同時にタングステンと窒化チタンの積層膜により構成することができるので、この交差する下層部分を特別にアルミニウムで構成する場合に比較して製造コストを安くすることができる。

【0041】本発明の第5の実施の形態を図5にもとづき説明する。第5の実施の形態では、前記第1の実施の形態におけるタングステンと窒化チタンの積層膜の代わりに、モリブデンと窒化チタンの積層膜を使用したものであり、この構成を除き同一のため簡単に説明する。

【0042】図5(A)に示す如く、基板101上に多結晶シリコン薄膜を形成し、島状に加工してシリコン活性層102を得る。この上にゲート酸化膜103、ゲート電極104を形成し、シリコン活性層102に不純物を選択的にドープしてソース領域105、チャネル形成領域106及びドレイン領域107を形成する。

【0043】次に図5(B)に示す如く、ゲート酸化膜103にエッチング処理を施し、ソース領域、ドレイン領域、ゲート領域に開口を設ける。そしてモリブデンを100~2000Å例えば1000Åの厚さで基板全面にスパッタリングにより成膜し、それに連続して窒化チタンをスパッタリングにより成膜する。この場合、窒素を50atm%以下含有する、例えば40atm%含有する窒化チタンを膜厚50~1000Å、例えば300Åの厚さで、基板全面に成膜した。

【0044】その後、モリブデンと窒化チタンの積層膜を例えばドライエッチング処理して、ソース領域105とドレイン領域107とゲート領域106、基板101

上で、バリアメタル108°あるいは下層配線109°として所望の形状にエッチングし、この上に層間絶縁膜110としてPSG膜を例えば4000Åの厚さで全面に成膜した。

【0045】そしてこの層間絶縁膜110をエッチング処理し、先の下層配線109、上の部分、バリアメタル108、上の部分等の層間絶縁膜110を除去し、上部配線用のアルミニウムを5000Åスパッタリングで成膜する。そしてこのアルミニウム膜をエッチング処理して、必要な上層配線111を形成する。

【0046】それから、図5(C)に示す如く、第2の層間絶縁膜112として、NSGを厚さ3000Åで全面にCVDにより成膜し、必要に応じて先の下層配線上、上層配線アルミニウム上及びEし画素形成領域の、この第2の層間絶縁膜112をエッチング処理により除去し、電気配線を可能にする。

【0047】その後に図5(D)に示す如く、透明電極113用のITOを全面に成膜し、EL画素領域にウエットエッチングして透明電極113を形成する。そして有機EL層114と有機EL素子の上部共通電極115を、画素領域全面にメタルマスクが設けられた状態で真空蒸着法により形成する。この上部共通電極115は、例えば銀を含むマグネシウム膜により構成される。

【0048】その後必要に応じ、信頼性向上のための例えばアルミニウムの保護膜の形成を行い、有機ELディスプレイ装置が構成される。このようにして、バリアメタル、下層配線等を、窒化チタンに比較して抵抗値の小さなモリブデンを含む材料で構成して、しかも有機EL素子と共用してもバリアメタルとしてクロムを使用した場合のようなバリアメタルの溶出が生じないような材料で構成することができるので、有機EL装置の微細化、高解像度化をはかることができる。

【0049】本発明の第6の実施の形態を図2にもとづき説明する。第6の実施の形態では、前記第2の実施の形態におけるバリアメタル108、下層配線109-1をタングステンと窒化チタンの積層膜により構成する代わりに、モリブデンと窒化チタンの積層膜によりバリアメタル108′、下層配線109-1′を構成したものである。これにより前記第2の実施の形態と同様の作用効果が得られる。

【0050】本発明の第7の実施の形態を図3にもとづき説明する。第7の実施の形態では、前記第3の実施の形態における下層配線109-1をタングステンと窒化チタンの積層膜により構成する代わりに、モリブデンと窒化チタンの積層膜により下層配線109-1′を構成したものである。これにより前記第3の実施の形態と同様の作用効果が得れる。

【0051】本発明の第8の実施の形態を図4にもとづき説明する。第8の実施の形態では、前記第4の実施の形態における下層配線141をタングステンと窒化チタ

ンの積層膜により構成する代わりに、モリブデンと窒化 チタンの積層膜により下層配線141′を構成したもの である。これにより前記第4の実施の形態と同様の作用 効果が得られる。

【0052】本発明においては、窒化チタンの比抵抗が 90μΩ・cmであるのに対し、タングステン、モリブ デンの比抵抗が10~30μΩ・cm(モリブデンの方がやや低い)と窒化チタンより抵抗値がはるかに小さなものを使用してバリアメタルや配線部分を構成したので、その電気抵抗を大幅に小さくすることができ、有機 E L 装置の微細化、高解像度をはかることができる。

【0053】また上に窒化チタンを形成したので、下のタングステンやモリブデンの表面が酸化して接続不良の生ずることを抑制し、信頼性の高いものを提供することができる。

[0054]

【発明の効果】本発明によれば下記の効果を奏する。

(1)請求項1に記載された本発明によれば薄膜トランジスタの活性層と、これに接続する上層アルミニウム配線の間に、窒化チタンとタングステンを積層したバリアメタルを設けたので、熱や薬品処理によっても腐食・変質せず、安定な電気的接続が得られ、かつ活性層シリコンやゲートシリコンとも安定な接続が得られるのみならず、従来の窒化チタン単層と比べ、比抵抗が大幅にある。【0055】(2)請求項2に記載された本発明によるに対薄膜トランジスタの活性層と、これに接続する上層アルミニウム配線の間に、窒化チタンとタングステンを積層した膜を設けたので、熱や薬品処理によっても腐・変質せず、安定な電気的接続が得られ、かつ活性層シリコンやゲートシリコンとも安定な接続が得られるため、下層配線と共にバリアメタルとしての機能も有する。

【0056】また従来の窒化チタン単層と比べ、比抵抗が大幅に減少されかつ加工性も向上するため、微細化と共に、薄膜化による薄膜トランジスタへの応力の低減も可能である。

【0057】(3)請求項3に記載された本発明によれば、有機EL素子の透明電極との接続に窒化チタンとタングステンを積層した膜を設けたので、エッチング時に電食を起こしやすく、また酸化作用により接触不良を起こしやすい透明電極との接続を安定して行うことができるようになった。また、クロムを使用した場合のような、ELの動作電流によるメタルの溶出も発生しない。【0058】(4)請求項4に記載された本発明によれば、配線交差部の下層に、窒化チタンとタングステンを積層した膜を設けたので、その後の層間絶縁膜形成に伴う熱ストレスを受けても、また電流を流しても、アルミニウムのようにヒロックやエレクトロマイグレーションを発生せず、交差部の上層アルミニウム配線との短絡や、断線を発生する恐れのない高信頼性の有機ELディ

スプレイ装置を提供できる。

【0059】(5)請求項5に記載された本発明によれば薄膜トランジスタの活性層と、これに接続する上層アルミニウム配線の間に、窒化チタンとモリブデンを積層したバリアメタルを設けたので、熱や薬品処理によっても腐食・変質せず、安定な電気的接続が得られ、かつ活性層シリコンやゲートシリコンとも安定な接続が得られるのみならず、従来の窒化チタン単層と比べ、比抵抗が大幅に減少しかつ加工性も向上したものを提供することができる。

【0060】(6)請求項6に記載された本発明によれば薄膜トランジスタの活性層と、これに接続する上層アルミニウム配線の間に、窒化チタンとモリブデンを積層した膜を設けたので、熱や薬品処理によっても腐食・変質せず、安定な電気的接続が得られ、かつ活性層シリコンやゲートシリコンとも安定な接続が得られるため、下層配線と共にバリアメタルとしての機能も有する。

【0061】また従来の窒化チタン単層と比べ、比抵抗が大幅に減少されかつ加工性も向上するため、微細化と共に、薄膜化による薄膜トランジスタへの応力の低減も可能である。

【0062】(7) 誇求項7に記載された本発明によれば、有機EL素子の透明電極との接続に窒化チタンとモリブデンを積層した膜を設けたので、エッチング時に電食を起こしやすく、また酸化作用により接触不良を起こしやすい透明電極との接続を安定して行うことができるようになった。また、クロムを使用した場合のような、ELの動作電流によるメタルの溶出も発生しない。

【0063】(8)請求項8に記載された本発明によれば、配線交差部の下層に、窒化チタンとモリブデンを積層した膜を設けたので、その後の層間絶縁膜形成に伴う熱ストレスを受けても、また電流を流しても、アルミニウムのようにヒロックやエレクトロマイグレーションを発生せず、交差部の上層アルミニウム配線との短絡や、断線を発生する恐れのない高信頼性の有機ELディスプレイ装置を提供できる。

【図面の簡単な説明】

【図1】本発明の第1の実施の形態説明図である。

【図2】本発明の第2の実施の形態及び第6の実施の形態説明図である。

【図3】本発明の第3の実施の形態及び第7の実施の形態説明図である。

【図4】本発明の第4の実施の形態及び第8の実施の形態説明図である。


【図5】本発明の第5の実施の形態説明図である。


【図6】有機ELディスプレイ装置の説明図である。 【符号の説明】

101 基板

102 シリコン活性層

103 ゲート酸化膜







| 134 | 125 | 110 | 112 | 111-1 | 134 | 134 | 131 | 132 | 131 | 132 | 131 | 132 | 131 | 132 | 131 | 132 | 131 | 132 | 131 | 132 | 131 | 132 | 131 | 132 | 131 | 132 | 131 | 132 | 131 | 132 | 132 | 131 | 132 | 131 | 132 | 131 | 132 | 131 | 132 | 131 | 132 | 131 | 132 | 131 | 132 | 131 | 132 | 131 | 132 | 131 | 132 | 132 | 131 | 132 | 131 | 132 | 131 | 132 | 131 | 132 | 131 | 132 | 132 | 131 | 132 | 131 | 132 | 131 | 132 | 131 | 132 | 131 | 132 | 131 | 132 | 131 | 132 | 131 | 132 | 131 | 132 | 131 | 132 | 132 | 131 | 132 | 131 | 132 | 131 | 132 | 131 | 132 | 131 | 132 | 131 | 132 | 131 | 132 | 131 | 132 | 131 | 132 | 131 | 132 | 131 | 132 | 131 | 132 | 131 | 132 | 131 | 132 | 131 | 132 | 131 | 132 | 131 | 132 | 131 | 132 | 131 | 132 | 131 | 132 | 131 | 132 | 131 | 132 | 131 | 132 | 131 | 132 | 131 | 132 | 131 | 132 | 131 | 132 | 131 | 132 | 131 | 132 | 131 | 132 | 131 | 132 | 131 | 132 | 131 | 132 | 131 | 132 | 131 | 132 | 131 | 132 | 131 | 132 | 131 | 132 | 131 | 132 | 131 | 132 | 131 | 132 | 131 | 132 | 131 | 132 | 131 | 132 | 131 | 132 | 131 | 132 | 131 | 132 | 131 | 132 | 131 | 132 | 131 | 132 | 131 | 132 | 131 | 132 | 131 | 132 | 131 | 132 | 131 | 132 | 131 | 132 | 132 | 132 | 132 | 132 | 132 | 132 | 132 | 132 | 132 | 132 | 132 | 132 | 132 | 132 | 132 | 132 | 132 | 132 | 132 | 132 | 132 | 132 | 132 | 132 | 132 | 132 | 132 | 132 | 132 | 132 | 132 | 132 | 132 | 132 | 132 | 132 | 132 | 132 | 132 | 132 | 132 | 132 | 132 | 132 | 132 | 132 | 132 | 132 | 132 | 132 | 132 | 132 | 132 | 132 | 132 | 132 | 132 | 132 | 132 | 132 | 132 | 132 | 132 | 132 | 132 | 132 | 132 | 132 | 132 | 132 | 132 | 132 | 132 | 132 | 132 | 132 | 132 | 132 | 132 | 132 | 132 | 132 | 132 | 132 | 132 | 132 | 132 | 132 | 132 | 132 | 132 | 132 | 132 | 132 | 132 | 132 | 132 | 132 | 132 | 132 | 132 | 132 | 132 | 132 | 132 | 132 | 132 | 132 | 132 | 132 | 132 | 132 | 132 | 132 | 132 | 132 | 132 | 132 | 132 | 132 | 132 | 132 | 132 | 132 | 132 | 132 | 132 | 132 | 132 | 132 | 132 | 132 | 132 | 132 | 132 | 132 | 132 | 132 | 132 | 132 | 132 | 132 | 132 | 13

【図3】

【図2】



【図4】



【図6】

